この規格ページの目次
34
C 2139-1 : 2019
このような漏れ電流の影響は,図JF.2 a)に示すように,同じ測定系にガードを設けることによって避け
ることができる。図JF.2 b)は,その等価回路である。測定端子のX及びYをそれぞれ高圧側及び低圧側
とし,支持絶縁物A及びBの漏れ抵抗をそれぞれRA及びRBとした場合,漏れ抵抗RAの片方の端子は高
圧側測定端子Xに接続しているため,漏れ抵抗RAの両端には高電圧が印加され,流れる漏れ電流iLAは大
きい。一方,低圧側測定端子Yは電流計を介して接地されるが,一般的に電流計の内部抵抗の値は試験片
の抵抗RSよりもはるかに小さいため,低圧側測定端子Yと接地Eとの間の電位差は極めて小さい。した
がって,漏れ抵抗RBを通って接地Eに分流する漏れ電流iLBは,漏れ電流iLAに比べて無視できる。この
ように,漏れ電流は,ガード導体を介して接地Eに流れるため,測定誤差は大幅に低減される。
また,ガード導体は,外部からの雑音によって測定電流の流れる信号線に雑音電流が誘起されるのを防
ぐ遮蔽(シールド)の役割も果たす。
図JB.3に示す3端子電極による測定は,上記の受動ガードの原理に基づいている。
試験片(抵抗 RS)
測定電流IS+漏れ電流iLB
同軸ケーブル 電極 電極 同軸ケーブル
X Y
高 低
圧 RS 圧
側 側
RA RB
漏 漏
高圧側 れ
低圧側 れ
測定端子X 電 電
測定端子Y 流
流
ガード導体
iLA iLB
(接地電位)
(大) (微小)
支持絶縁物 A 支持絶縁物 B
接地(E) 接地(E)
(漏れ抵抗 RA) (漏れ抵抗 RB)
a) 3端子接続 b) 等価回路
図JF.2−ガード付き3端子測定系
図4は,絶縁抵抗測定のための3端子電極を用いた基本回路である。実際には,この回路にもガードを
施すのが一般的であり,図JF.3に体積抵抗測定に用いられる電流計法と呼ばれる回路図を示す。ガード導
体は,破線で示されている。
試験片 3端子電極
試験片短絡
スイッチ
直流電源S
直流 ガード導体
電圧計 直流
電流計
図JF.3−ガード系を備えた体積抵抗測定回路(例)
――――― [JIS C 2139-1 pdf 36] ―――――
35
C 2139-1 : 2019
比較的低い周波数領域の誘電特性測定回路にも,受動ガードは用いられている。その一例として,シェ
ーリングブリッジを図JF.4に示す。ガード導体は,図JF.3と同様に破線で示されている。外部比例辺イ
ンピーダンスのZA及びZBを付加し(ワグナー接地回路と呼ばれる。),その中間点Pをガード導体に接続
して接地する。切替スイッチNによって,二組のブリッジ,すなわち,主ブリッジAMNB及び副ブリッ
ジAMPB(又はANPB)を同時に平衡状態にすることによって,ガード導体を設けたことによる漂遊容量
による残留インピーダンスの影響を低減する。測定操作としては,切換スイッチNを何度も切り換えなが
ら,可変のR1,R2,C1及びZBの調整を繰り返すことが煩雑であり,多少の熟練を要する。この回路では,
交流信号源Sの両端子共に非接地としなければならないことに注意する。非接地できない場合には,より
複雑な回路構成(二重遮蔽ブリッジと呼ばれる。)が必要になる。
試験片キャパシタ 標準キャパシタ
(ガードリング (ガード付 付加比例辺イン
平衡点
付き3端子) き3端子) ピーダンスZA
検出器
交流信号源S
切
可変 換
抵抗器 ス
イ 付加比例辺イン
可変抵抗器 ッ ピーダンスZB
チ
(可変)
可変キャパシタ
図JF.4−ワグナー接地回路付きシェーリングブリッジ
JF.3 能動ガード
JF.3.1 一般的事項
漏れ抵抗に起因する測定誤差は,絶縁抵抗特性測定においては,受動ガードによって大きく低減される。
この効果は,低周波数領域における誘電特性測定においても同様である。一方,高周波数領域では,交流
信号が流れる主電極,リード線(信号線)を含む全ての部品とガード導体との間の漂遊静電容量,及びリ
ード線のインダクタンスによる残留インピーダンスの影響が増大するため,ガードの使用は困難である。
また,JF.2でワグナー接地回路に関して記載したように,測定操作が煩雑であるため,自動平衡回路と
呼ばれる操作を自動化するための電子回路装置が用いられている。
図JF.5に自動平衡回路の概略図を示す。詳細な説明は省略するが,図JF.5 a)の回路では,高利得差動増
幅器を利得A=1の低出力インピーダンス増幅器として用い,ガード導体を常に検出器Dと同電位に保つ。
図JF.5 b)の回路では,高利得差動増幅器の負帰還回路にブリッジ回路を組み込み,平衡点検出器Dの一端
Nを常にガード導体と同電位に保つ。
図JF.5の回路は,いずれも増幅器の位相偏移を無視できる低周波数領域で用いる。
このように,古くから電子回路による能動ガードの試みは行われていたが,高利得かつ安定な差動増幅
器の作製は,過去の電子回路技術では必ずしも容易ではなかった。
――――― [JIS C 2139-1 pdf 37] ―――――
36
C 2139-1 : 2019
S S
D D
−
+ ガード導体に接続
A=1 −
+
ガード導体に接続 A=∞
a) ボルテージフォロワ(A=1) b) 高利得差動増幅器(A=∞)
を用いた自動平衡回路 を用いた自動平衡回路
図JF.5−自動平衡回路を備えたブリッジ
JF.3.2 演算増幅器による能動ガード回路
近年,高利得,高入力インピーダンス,低出力インピーダンスなど優れた性能を備えた演算増幅器が容
易に使用できるようになり,演算増幅器を用いた利得が1の増幅器(ボルテージフォロワ又はユニティゲ
インアンプと呼ぶ。)を用いてガード導体を駆動し,常に交流信号が流れる主電極,リード線などとガード
導体との間を同電位に保つ能動ガード(又はアクティブガード)が広く用いられる。この能動ガードによ
って,測定系を構成する絶縁体内部には電界は発生せず,漏れ電流を常にほぼ0にすることができる。演
算増幅器による能動ガードは,100 MHz程度の高周波数領域まで使用できる。
注記1 演算増幅器はOPアンプとも呼ばれ,半導体デバイスによる作動増幅器を組み込んだ集積回
路素子である。演算増幅器は,通常,反転入力端子(−)及び非反転入力端子(+)の二つ
の入力端子並びに一つの出力端子をもち,極性の異なる正負の電源で動作する。その典型的
な特性値(オーダー)は,裸利得 : 105,入力インピーダンス : 106 Ω(トランジスタ入力)
又は109 Ω(FET入力),出力インピーダンス : 102 Ω,などである。回路記号を図JF.6 a)に示
す。
注記2 利得が1の増幅器は,図JF.6 b)に示すように,演算増幅器の反転入力端子を出力端子に接続
した回路である。入力と出力とは同位相である。入力インピーダンスは非常に高く,インピ
ーダンス変換器としても広く用いられている。
正電源V S+
非反転入力端子 非反転入力端子
+ 出力端子 V IN + 出力端子
V IN A V OUT A V OUT
− 反転入力端子 −
E(接地端子)
反転入力端子
負電源V S−
a) 回路記号 b) ボルテージフォロワ
図JF.6−演算増幅器(OPアンプ)
――――― [JIS C 2139-1 pdf 38] ―――――
37
C 2139-1 : 2019
JF.3.3 測定誤差の低減
能動ガードの概念を明瞭にするために,まず,図JF.7 a)に示すようなガードが施されていない回路を考
える。この図において,RXは試料の抵抗値,VRXは流れた電流によって試料抵抗器の両端に現れる電圧,
VMは電圧計によって実際に測定された電圧,及びRLKGはケーブルの絶縁物の漏れ抵抗に電圧計の入力抵
抗を併せて考慮した等価並列抵抗の値である。図JF.7 b)は,図JF.7 a)の等価回路である。この図から明ら
かなように,試料抵抗器の両端に現れる電圧はRXとRLKGとによって分圧され,測定電圧VMは,
RX
VM VRX (JF.1)
RX RLKG
となり,VRXよりも小さくなる。この式から,RX及びRLKGが共に109 Ωの場合,誤差は50 %となることが
分かる。また,RLKGが1桁大きく1010 Ωの場合にも,VM=0.909VRXとなって,9 %以上の誤差を生じる。
ケーブル外被
RX RLKG RX
V VM
RLKG V VM
VRX VRX
a) 測定回路 b) 等価回路
図JF.7−ガードなし測定回路
このような難点は,JF.3.2に記載した演算増幅器(利得A=1)を用い,図JF.8 a)に示すような能動ガー
ド回路を設けることによって,大きく改善される。この回路の等価回路を,図JF.8 b)に示す。図JF.7 a)
では,RLKGの一端はケーブルの外部導体と一緒に接地されていたが,図JF.8 a)では,RLKGの一端及びケー
ブルの外部導体は共に演算増幅器の出力に接続され,演算増幅器によって駆動される。この増幅器の利得
は1であるから,RLKGの両端の電位は常に等しく保たれるため,RLKGを通る漏れ電流は発生しない。
ガード導体 ケーブル外被
RX RLKG RX
V VM V
RLKG VM
VRX VRX
− −
+ +
演算増幅器(利得A=1) 演算増幅器(利得A=1)
a) 測定回路 b) 等価回路
図JF.8−ガード付き測定回路
――――― [JIS C 2139-1 pdf 39] ―――――
38
C 2139-1 : 2019
また,演算増幅器の出力インピーダンスは非常に低いため,出力端子に使われている絶縁体を通る漏れ
電流は測定にほとんど影響を与えない。このような能動ガード回路の働きによって,VRXと電圧計Vによ
る測定電圧VMとの値はほとんど一致し,測定誤差は極めて小さくなる。
JF.3.4 計測に要する応答時間(セットリング時間)の短縮
能動ガードを用いると,信号線とガード導体との間に電界が発生しないので,漏れ抵抗による誤差を低
減する働きばかりでなく,信号線とガード導体との間の静電容量をほぼ0にすることができる。実際に測
定を行う場合,試料抵抗器と測定器とを接続するリード線として比較的低容量のケーブルを使った場合で
も,試料抵抗値とケーブル容量との積で与えられる時定数が問題となる。この時定数が大きいほど,計測
に要する応答時間(以下,セットリング時間という。)が長くなる。例えば,1013 Ωの抵抗値を1 m当たり
100 pFの容量をもつケーブルを用いて測定する場合,その時定数(R×Cの値)は,単純計算で1 000秒(約
17分)となり,非常に長い。特に自動計測の場合には,セットリング時間(例えば,最終到達値の±0.001 %
までの到達時間)を考慮しなければならず,その値は時定数の5倍10倍とされている。すなわち,測定
時間は5 000秒10 000秒となり,このままの状態では自動計測は事実上不可能である。
しかし,測定回路のガード導体を,入力インピーダンスが非常に高く,かつ,出力インピーダンスが極
めて低い,利得が1のボルテージフォロワで駆動することによって,上記の測定時間を2桁以上短縮する
ことができる。また,同時に,漏れ抵抗による電流も原理的には0とすることができる。さらに,ケーブ
ルの信号線と外部導体との間の電位差も常に0に保たれているため,両者の間に電気力線は発生せず,ケ
ーブル容量は等価的にほとんど0となる。したがって,試験片及び試験回路を構成する絶縁材料部品の漏
れ抵抗の値と,ガード導体の漂遊容量及びケーブルの分布容量の和との積で与えられる時定数は極めて小
さくなり,測定時間は短縮され,自動計測が十分に可能となる。
用いる同軸ケーブルの長さによって,信号線とガード系の導体との間の静電容量は,数100 pF以上の大
きな値となることがある。このような大きな容量性負荷を駆動するための専用のボルテージフォロワ用素
子も多数市販されている。
今日の高抵抗測定においては,能動ガードは必須と考えられており,市販されている微小電流計及びエ
レクトロメータの多くは,能動ガード回路を内蔵し,その出力をガード端子として備えるなど,容易に能
動ガード回路を構成することができる。
――――― [JIS C 2139-1 pdf 40] ―――――
次のページ PDF 41
JIS C 2139-1:2019の引用国際規格 ISO 一覧
- IEC 62631-1:2011(MOD)
JIS C 2139-1:2019の国際規格 ICS 分類一覧
JIS C 2139-1:2019の関連規格と引用規格一覧
- 規格番号
- 規格名称
- JISC2142:2016
- 固体電気絶縁材料―試験前及び試験時における標準状態