4
C 2162 : 2010
14 ヒータ 19 熱電子シールド
15 絶縁材 20 押さえジグ
16 サセプタ 21 搬送ステージ連結ジグ
17 石英絶縁付温度センサ 22 搬送ステージ取付け部
18 ヒータカバー
注a) 47は,図1を参照。
図2−ホットチャック部
4 試料の構造
試料の構造は,次による。
a) 測定用針が,ゲート絶縁膜形成領域上のゲート電極に接触してはならない。
b) 測定用針が,ゲート電極用パッド電極に接触できなければならない。
上記の条件を満足する試料の構造の例を,図3に示す。
――――― [JIS C 2162 pdf 6] ―――――
5
C 2162 : 2010
a) 例1
b) 例2
1 SiC基板
2 コンタクト形成用イオン注入層
3 フィールド絶縁膜
4 ゲート絶縁膜
5 ゲート電極及び配線
6 コンタクト電極
7 保護膜
8 パッド電極
9 裏面電極
図3−試料の構造の例
5 SiC基板上の欠陥の影響を排除してゲート絶縁膜の面積を求める方法
この方法は,長期信頼性寿命試験における構造又はプロセスパラメータの影響を測定するときに,SiC
基板上の欠陥の影響を排除する場合に用いる。
ゲート絶縁膜の面積は,次の手順によって求める。
a) 試料のゲート絶縁膜の面積の最大値を,次のいずれかによって算出する。
1) 線トポグラフ等の非破壊測定法によって,欠陥の密度が測定できる場合,試料のゲート面の最大
値はその逆数以下にする。
2) 溶融KOHエッチング等による破壊測定法を用いて転位密度を測定する場合,長期信頼性寿命試験
を行うSiC基板と同じインゴットで転位密度が同じと推測されるSiC基板を試料とする。試料のゲ
――――― [JIS C 2162 pdf 7] ―――――
6
C 2162 : 2010
ート絶縁膜の面積の最大値は,溶融KOHエッチング後に観測されるエッチピット密度の逆数以下
にする。
注記 欠陥密度が1×104 /cm2の試料で結晶欠陥の影響を排除できるゲート絶縁膜の面積を1)に規
定する方法によって求めると,1×104の逆数から算出されるゲート絶縁膜の面積の最大値
は,1×10−4 cm2になり,ゲート絶縁膜の面積はこの値以下になる。実際に,欠陥密度が1
×104 /cm2のSiC基板において2.83×10−3 cm2以下のゲート絶縁膜の面積をもつ幾つかの試
料で測定を行うと,ゲート絶縁膜の面積が7.85×10−5 cm2以下の試料において,累積故障
確率が30 %90 %のワイブル分布関数と絶縁破壊時間又は絶縁破壊電荷量との関係を表
す直線は一つとなり,形状パラメータは5以上なので,結晶欠陥の影響を排除できるとみ
なせる。したがって,a)の方法によって試験を行うゲート絶縁膜の面積の最大値を求め,
次に,その値以下のゲート絶縁膜の面積をもつ試料でb) g)の試験を行い,結晶欠陥の影
響を排除できるゲート絶縁膜の面積を求めることができる。
b) )で求めた最大値以下のゲート絶縁膜の面積を幾つか選択し,各々のゲート絶縁膜の面積の試料を多
数作製する。ゲート絶縁膜の厚さは,40 nm100 nmの間とする。
c) ゲート絶縁膜に定電圧又は定電流を与えることによって電気的ストレスを印加し,絶縁破壊時間又は
絶縁破壊電荷量を測定する。
d) ワイブル分布関数と絶縁破壊時間又は絶縁破壊電荷量との関係をプロットする。
e) ワイブルプロットの傾きが一つの場合,形状パラメータが5以上の試料で試験を行う。
f) ワイブルプロットの傾きが複数存在する場合,ワイブル分布関数の値が高い領域で形状パラメータが
5以上の試料で試験を行い,形状パラメータが5以上になる範囲で解析を行う。
g) 異なるゲート絶縁膜の面積をもつ試料から得られたワイブル分布に対して面積スケーリングが成り立
つことを確認することが望ましい。
6 試験手順
試験手順は,次による。
a) 20個以上の試料を準備する。
注記 通常,ワイブル分布関数における累積故障確率は,累積故障数を総試料数で除して算出する
が,20個以上の試料数が必要である。試料数が20個未満の場合,累積故障確率の算出には,
平均ランク法又はメディアンランク法を用いる。
b) 高温で試験する場合,箇条3に規定する試験装置を用い,温度上昇後,温度が一定であることを確認
する。
c) ゲート絶縁膜に一定の電圧又は電流,すなわち,電気的ストレスを印加し,絶縁破壊時間又は絶縁破
壊電荷量を測定する。
d) ワイブル分布関数と絶縁破壊時間又は絶縁破壊電荷量との関係を求める。
e) DDB寿命を算出する場合,できるだけ広い範囲における三つ以上の電界で累積故障確率が受渡当事
者間で決められた値になるまでの絶縁破壊時間を求め,それらの絶縁破壊時間を各電界でのTDDB寿
命とする。
f) できるだけ広い範囲における三つ以上の電界でのTDDB寿命を電界又は電界の逆数に対してプロット
し,各電界での寿命を外挿法によって算出する。
――――― [JIS C 2162 pdf 8] ―――――
7
C 2162 : 2010
7 試験報告書
試験報告書には,次の事項を記載しなければならない。
なお,a) c)を開示するか否かは,受渡当事者間の協定による。
a) iC基板の単位面積当たりの結晶欠陥(マイクロパイプ,積層欠陥,転位,エピ欠陥などの密度)
b) 試料の構造パラメータ
c) 試料の製造条件
d) 試料数
e) 試験条件[雰囲気,圧力,温度及び印加電圧(定電圧試験の場合)又は印加電流(定電流試験の場合)]
f) 測定用針と試料台との間に流れるノイズ電流値
g) 絶縁破壊電荷量を決めた累積故障確率及び絶縁破壊電荷量
h) 各電界での寿命を決めた累積故障確率及びTDDB寿命
参考文献 T. Nigam et al., IEEE 36th Annual International Reliability Physics Symposium (1998)