JIS C 5381-21:2014 低圧サージ防護デバイス―第２１部：通信及び信号回線に接続するサージ防護デバイス（ＳＰＤ）の要求性能及び試験方法 | ページ 10

44
C 5381-21 : 2014 (IEC 61643-21 : 2009)
                              t1 h
                                                     t2 h
             100
                                  96 %
                   95 %                                             95 %
              90
                                  90 %
         湿度(H) %
              80   15       15           15           80 %
                   min      min          min
              70
                                                                             時間t h
                                T1 ℃+2 ℃
              T1
                                T1 ℃−2 ℃
                  A) ℃
        環境温度(T
                                                                     28 ℃
              25
                  0.5 h     0.5 h
                                                                     22 ℃
                                                  3h
                   3h
                             12±1/2 h                6h
                                              24 h
             T1  : 上限温度,+40 ℃又は+55 ℃
             t1  : 温度上昇の最後
             t2  : 温度下降の開始
                                     図15−環境サイクルB

――――― [JIS C 5381-21 pdf 46] ―――――

                                                                                             45
                                                              C 5381-21 : 2014 (IEC 61643-21 : 2009)
                                          附属書A
                                         (参考)
                          電流制限素子だけをもつデバイス
  電流制限素子だけを備えたデバイスの構成を,図A.1に示す。このようなデバイスは,5.2.2に規定する
適用可能な要求事項について試験することが望ましい。6.2.2に規定する試験で用いる電源電圧は,製造業
者が指定する最大断続電圧に等しいか,又はそれ以下の値とする。電流防護デバイスは,更にその用途に
応じて,6.3に規定する試験,及び6.2.3に規定する選定した試験を実施する。
                X1      I        Y1                       X1       I       Y1
                                                                  C
                a) 2端子電流制限器                        b) 3端子電流制限器
                                                         X1               Y1
               X1               Y1
                        I                                X2       I       Y2
               X2               Y2
                                                                  C
                c) 4端子電流制限器                        d) 5端子電流制限器
                              I        : 電流制限素子
                              X1及びX2  : 端子
                              Y1及びY2  : 防護端子
                              C        : 共通端子
                         図A.1−電流制限素子だけを備えたデバイスの構成

――――― [JIS C 5381-21 pdf 47] ―――――

46
C 5381-21 : 2014 (IEC 61643-21 : 2009)
                                          附属書B
  (この附属書は,対応国際規格でも削除のため,この規格でもそのまま削除とした。)
                                          附属書C
  (この附属書は,対応国際規格でも削除のため,この規格でもそのまま削除とした。)

――――― [JIS C 5381-21 pdf 48] ―――――

                                                                                             47
                                                              C 5381-21 : 2014 (IEC 61643-21 : 2009)
                                          附属書D
                                          (参考)
                                          測定精度
  IEC 61083-1は,アナログ式インパルスレコーダ,及びプローブが付随しているデジタルオシロスコー
プといったデジタル式インパルスレコーダの測定精度を規定している。アナログレコーダは,信号の上昇
時間よりも5倍速い上昇時間を検出できる性能をもたなければならない。これは,表示した立ち上がり時
間における2 %未満の誤差を保証する。デジタルレコーダは,30/TX以上のサンプル時間をもたなければ
ならない。TXは測定するための時間間隔である。インパルスのパラメータの評価の場合は,フルスケー
ルの偏差の0.4 %(2−8のフルスケールの偏差),又はより高い定格分解能を推奨する。記録の比較を行う
参考試験には,フルスケールの偏差の0.2 %(2−9のフルスケール偏差)の定格分解能又はそれ以上のもの
を用いる。IEC 61083-1は,規定する波形における追加の精度パラメータも取り扱っている。

――――― [JIS C 5381-21 pdf 49] ―――――

48
C 5381-21 : 2014 (IEC 61643-21 : 2009)
                                          附属書E
                                         (参考)
                            レットスルー電流(Ip)の決定
  SPDの出力端子の最大レットスルー電流IPを決定するために,入力端子は表3から選定した規定のイン
パルス試験を実施するように,露出させることが望ましい。短絡回路(図E.1図E.6)の出力電流波形を
測定する。測定波形が表3によって与える波形と等しい場合,IP値は,測定電流のピーク値となる。測定
波形が,表3に規定する波形から外れる場合,図1 b)図1 f) で測定した最大電流がIPに相当する。図1 a)
では,IPは,発生器の短絡回路電流に等しい。協調の正確な推定値を得るためには,エネルギー通過方法
(LTE)(JIS C 5381-12のF.5,又はJIS Z 9290-4のC.4)を用いる。
  SPDの協調を推定するには,このレットスルー電流(IP)の判定を用いる(JIS C 5381-22の附属書E図
1参照)。
  幾つかの試験インパルスが決まっていれば,それぞれのインパルス試験のためにUPとIPの最大値を示
すことが望ましい。SPDのタイプによって,試験a),b) 又はc) を選んでもよい(1.2参照)。
a) 差動モードのIPを決定するための試験インパルスの非対称適用例(図E.1参照)。試験インパルスは,
    SPDの入力側に印加する。
b) コモンモードのIPを決定するための試験インパルスの対称のない適用例(図E.2参照)。試験インパ
    ルスは,SPDの入力側に印加する。
c) 差動モードのIPを決定するための試験インパルスの対称適用例(図E.3参照)。試験インパルスは,
    電流分配器(1:2)によってSPDの入力側に印加する。
d) 差動モードのIPを決定するための試験インパルスの非対称適用例(図E.4参照)。試験インパルスは,
    SPDの入力側に印加する。
e) コモンモードのIPを決定するための試験インパルスの対称適用例(図E.5参照)。試験インパルスは,
    電流分流器(1:2)によってSPDの入力側に印加する。
f)  コモンモードのIPを決定するための試験インパルスの対称適用例(図E.6参照)。試験インパルスは,
    電流分流器(1:n)によってSPDの入力側に印加する。
                                             X1
                               G
                                              SPD
                                              [ 図1 e) ]   A
                                         [ 図1 のa) ]
                                                            Ip
                                             X2
                    注記 IPの値は,発生器のサージ電流と同じである。
                     図E.1−2端子SPDの差動モード レットスルー電流の決定

――――― [JIS C 5381-21 pdf 50] ―――――

次のページ PDF 51