JIS C 61280-2-3:2013 光ファイバ通信サブシステム試験方法―第２－３部：ジッタ及びワンダ測定 | ページ 3

8
C 61280-2-3 : 2013 (IEC 61280-2-3 : 2009)
ワンダの原因となる。陸地上伝送時のワンダ成分は,通常,数十ナノ秒までに限られる。
  同期ネットワークにおいては,ビットのスリップによってデータ損失を伴う再同期化プロセスが始まる
ため,ワンダの調整は,不可欠となる。データ損失が高次の逆多重化装置で発生すると,全ての低次デー
タも再同期を行い,データ損失を増大させる。ワンダは,通常,ジッタを調整するために使用するバッフ
ァメモリサイズを増やすことによって許容できる。
  特別なケースとして,静止衛星を通した通信で,ワンダの影響が生じることがある。そのような衛星の
横方向の位置は比較的安定しているが,地上35 000 kmの平均高度では,約±1 000 kmで日周変動が発生
する。これはおよそ26 msの遅延変動をもたらす。150メガビット/秒のデータ信号速度において,これ
は,45ビット/秒のワンダに相当し,同期ネットワークでそれを許容するには,3.9メガビット以上の容
量をもつ弾性メモリが必要となる。

5 ジッタテスト手順

5.1 ジッタ測定方式

5.1.0A   一般
  ジッタを測定するためには,アナログ方式又はデジタル方式のいずれの方式を用いてもよい。両方式と
も,再生タイミング信号又は被測定信号そのものと,周波数が理想的に安定したクロック信号との間の位
相比較によって測定する。電気通信の用途では,被測定信号から抽出したタイミング信号の周波数を平均
化してこの理想的な信号(クロック)を生成する。生成したクロックのジッタ帯域幅は,10 Hz未満でな
ければならない。データ通信の用途では,一般的に,基準クロックも信号から生成するが,多くの場合,
生成した信号のジッタ帯域幅は,送信器と対になる受信器のクロック再生帯域幅と同じである。システム
として使用する場合は,受信器の帯域内ジッタが,受信器へ及ぼす影響は少ない。測定においては,基準
信号と被測定信号との両方に共通するジッタは,意図的に観測しない。これは,基準信号のジッタ帯域外
のジッタを観測することで実現できる。
5.1.1  アナログ方式
  アナログ方式は,再生クロックと安定クロックとの位相比較によって,再生クロックのジッタ周波数及
びジッタ振幅成分に関連したパルス幅変調信号からなるアナログ出力を使用する。この出力は,次段でア
ナログ出力に変換する。全てのアナログ測定技術と同様に,このアナログ方式は,注意深い校正を必要と
し,安定性を含む位相比較器の性能に大きく依存する。
5.1.2  デジタル方式
5.1.2.1  狭ジッタ帯域幅クロックに対する生成クロック
  デジタル方式は,再生クロック信号と生成した安定クロック信号との間の時間差を測定するために,高
速なサンプリングクロックを使用する。その測定結果は,測定時間間隔のデジタル処理によって求める。
この方式は,正確な結果を得ることができ,デジタル技術を使用した測定器に適している。この方式の主
な難点は,十分な分解能を得るために高速なタイミング信号を必要とすることである。
5.1.2.2  基準又は再生クロックに対するデータエッジ
  データエッジの理想的な位置を示す基準クロックを使って,理想的な位置に対する被測定信号のエッジ
の位置の母集団を収集する。この母集団を後処理して,ジッタ性能を確定する。確定ジッタ成分とランダ
ムジッタ成分とは,分離できる。更なる処理によって,低い発生確率のジッタを直接測定する場合に必要
となる長時間の測定をしなくても,極めて低い発生確率のトータルジッタが推定できる。この技術によっ
て,非常に正確な測定及び推定ができる。この技術の主な難点は,発生確率の低い確定ジッタをランダム

――――― [JIS C 61280-2-3 pdf 11] ―――――

                                                                                              9
                                                            C 61280-2-3 : 2013 (IEC 61280-2-3 : 2009)
ジッタとして誤認することであり,次々にトータルジッタの推定を悪く見積もってしまうことである。テ
ストシステムの帯域幅制限及びノイズも,ジッタ源として振る舞うため,ジッタの結果が劣化する。

5.2 共通試験装置

  測定に使用する主な共通試験装置のブロック図を,図3,図4及び図5に示す。これらの図は,特定の
方法を意図してはいない。
                                                      外部基準
                                                    タイミング源
                                                                テスト信号出力
                    ワンダ                            基準
                    TDEV                            タイミング
                  変調信号源                          信号
                     ジッタ        クロック          クロック
                   変調信号源       発生器            発生器
                                                                テスト信号出力
                                                    電気光変換
                                      デジタル
                                                      インタ
                                     信号発生器
                                                     フェース
                                  図3−ジッタ及びワンダ発生器

――――― [JIS C 61280-2-3 pdf 12] ―――――

10
C 61280-2-3 : 2013 (IEC 61280-2-3 : 2009)
                                             デジタル
                                            信号受信器
                                                                            ジッタ結果
                                              位相                測定用
                                             検出器              フィルタ
        テスト信号入力クロック再生付
                        電気光変換
                      インタフェース                                        TIE結果
                                              測定用
                                             フィルタ
                                                                            MTIE結果
                                                                   MTIE
                                                                   演算
                                              位相
                          基準
          外部基準                           検出器
                        タイミング
         クロック源                                                         TDEV結果
                          信号
                                                                  TDEV
                                                                   演算
                                  図4−ジッタ及びワンダ測定器
     基準
                        ジッタ           クロック
   クロック                                                 クロック信号出力
    発生器              変調器            発生器
                変調器入力
                                          デジタル   ベッセル            電気光変換  ストレス
                                            信号     トムソン   結合器     インタ    テスト信号
    正弦波
                        結合器             発生器    フィルタ             フェース   出力
    発生器
                                                      正弦波
    PRBS                                               振幅
    発生器     LPF                                    干渉計
  (オプション)
    ノイズ
    発生器     LPF        HPF
  (オプション)
                                   図5−ジッタストレス発生器

5.3 安全

  レーザ若しくはLEDを用いた試験,又は光ファイバ通信システムで行う全ての試験は,JIS C 6802に準
拠した安全上の注意事項を適切に実施する。

5.4 光ファイバ接続

  測定用の光ファイバ接続は,適切な光ファイバテストコードを使用する。
  装置を接続する前に,全てのコネクタを清掃する。
  高出力光信号の場合,テストコードの曲率半径は,30 mmを超えなければならない。

――――― [JIS C 61280-2-3 pdf 13] ―――――

                                                                                             11
                                                            C 61280-2-3 : 2013 (IEC 61280-2-3 : 2009)

5.5 測定サンプル

  測定サンプルは,特定の装置又は試験用伝送路とする。

6 ジッタ耐力の測定

6.1 目的

  この試験の目的は,装置に正弦波ジッタを印加した場合,規定した誤り性能となる,正弦波ジッタ振幅
で表されるジッタ耐力を測定することである。ジッタ耐力は,ジッタ振幅及びジッタ周波数の関数である。

6.2 使用する機器

  測定に必要な機器を,次に示す。
− 変調信号源を内蔵したジッタ発生器,又は位相/周波数変調機能付き周波数シンセサイザ及び変調信
    号源
− デジタル信号発生器
− デジタル信号受信器
− 減衰器
  オプション機器を,次に示す。
− 周波数シンセサイザ
− ジッタ受信器

6.3 ビット誤り率ペナルティ法

6.3.0A   一般事項
  ジッタ耐力測定のためのビット誤り率ペナルティの評価基準は,与えられたジッタ周波数におけるジッ
タ振幅値として定義する。このジッタ振幅は,特定の信号対雑音比の減少によって発生するビット誤り率
の劣化に相当する。
6.3.1  機器の接続
  ビット誤り率ペナルティ法の測定構成を,図6に示す。オプション機器の周波数シンセサイザは,より
高確度な周波数設定をする場合に使用する。これは,非同期デジタル多重化装置などの機器の測定の再現
性を得るために,特に重要である。オプション機器のジッタ受信器は,発生させたジッタ振幅を確認する
ために使用する。
    注記 位相/周波数変調機能付き周波数シンセサイザ及び変調信号源は,変調信号源を内蔵したジッ
          タ発生器の代わりに用いることができる。

――――― [JIS C 61280-2-3 pdf 14] ―――――

12
C 61280-2-3 : 2013 (IEC 61280-2-3 : 2009)
      周波数
                      ジッタ
    シンセサイザ
                      発生器
   (オプション)
                    変調信号源
                                       デジタル信号                   被測定     デジタル信号
                                                         減衰器
                                          発生器                       機器         受信器
                     周波数                      ジッタ
       変調        シンセサイザ
                                                 受信器
      信号源       (位相/周波
                    数変調付)                (オプション)
                            図6−ビット誤り率ペナルティ法の測定構成
6.3.2  機器設定
  ビット誤り率ペナルティ法は,二つの手順に分けられる。第1手順では,被試験機器に対し,信号対雑
音比の基準点に対して二つのビット誤り率を測定する。ジッタを付加しない状態で,適切なビット誤り率
を得るまで信号を減衰する。識別回路での信号対雑音比が特定の値分(1 dB)増加するように,信号を増
幅する。第2手順では,信号対雑音比の基準点でのビット誤り率を使用し,与えられたジッタ周波数で,
ビット誤り率が初期値になるまで,ジッタをテスト信号に付加する。既知の識別回路のアイマージンは,
信号対雑音比の基準点に対する二つのビット誤り率で規定されるため,付加した相当のジッタは,識別回
路のジッタ耐力性能の高確度で,かつ,再現性の高い尺度となる。適用したジッタ周波数範囲において,
被試験機器の連続した正弦波入力ジッタ耐力を測定するために十分な数の周波数で,第2手順を繰り返す。
テスト機器は,データストリームのジッタ信号又は信号対雑音比を調整でき,被試験機器のビット誤り率
を測定できなければならない。
6.3.3  測定手順
  測定手順は,次による。
a) 機器を,図6に示すように接続する。適度に連続して,エラーのない動作をすることを確認する。
b) ジッタを付加しない状態で,1秒当たり100以上のビット誤りが観測されるまで,信号を減衰する(す
    なわち,ITU-T Recommendation G.8251ではビット誤り率=1E-10)。
c) ビット誤り率及び信号対雑音比を,記録する。
d) 信号対雑音比を特定の値分(1 dB)増加する。
e) 必要とする入力ジッタ周波数を,設定する。
f)  c) で記録したビット誤り率に戻るまで,ジッタ振幅を調整する。
g) 適用した入力ジッタの振幅及び周波数を,記録する。そして,ジッタ耐力曲線の特性を測定するため,
    e)   g) を,十分な回数,繰り返す。

6.4 エラー発生法

  ジッタ耐力測定のためのエラー発生法の評価基準は,ジッタ振幅を30秒間継続して増大させ,測定時間
ごとの総エラー数が2エラー秒以下となる,特定のジッタ周波数における最大ジッタ振幅と定義する。
6.4.1  機器の接続
  エラー発生法の測定構成を,図7に示す。オプション機器の周波数シンセサイザは,より高確度な周波

――――― [JIS C 61280-2-3 pdf 15] ―――――

次のページ PDF 16