235
X 6233 : 2017 (ISO/IEC 30193 : 2016)
N.2.7 PLL
H.8参照。
N.2.8 デジタル波形等化器
H.9参照。
N.2.9 適応形波形等化器
適応形波形等化器の構造及び適応動作は,基本的にi-MLSE評価器に用いたものと同じであり,したが
って,詳細は,H.10を参照することが望ましい。しかし,適応形波形等化器の一般的な特性は,入力信号
にあるエッジシフトを小さくするように位相特性を適応的に変える。したがって,線形な位相特性をもつ
対称なタップ係数のFIR適応形波形等化器を用いることが望ましい。そのような波形等化器の構成を,図
N.2に示す。タップ係数は,中心タップ(a6)に配置した,二つのタップ係数の値を単に平均することで
対称化でき,通常のLMSアルゴリズムを使って評価される。それは,次による。
cn=(an+a12−n) / 2
ここに, an : LMSアルゴリズムで得られるタップ係数
cn : 対称化したタップ係数
タップ係数anは,i-MLSEのH.10規定の適応形波形等化器と同じように更新される。タップ係数の更新
アルゴリズムに,通常のLMSアルゴリズム又は符号付LMSアルゴリズムのいずれを使用してもよい。
図N.2−タップ係数対称化
N.2.10 ビタビ復号器
H.11参照。
N.2.11 L-SEAT評価ブロック
L-SEAT評価ブロックは,拡張エッジシフト検出器及びエッジパタン分類器で構成している。拡張エッ
ジシフト検出器は,次のN.3.2に示す規定による拡張エッジシフトを評価している。エッジパタン分類器
は,検出したエッジシフトを関連する記録ストラテジの表によって分類している。詳細は,次の箇条に説
明する。
N.3 L-SEATのHF信号処理
N.3.1 一般
L-SEATは,HF信号からエッジシフトを解析する手段である。それは,記録パルスを調整することによ
って,ディスク上のマークのエッジシフトを小さくしドライブ間の互換性を良くすることを可能とする。
L-SEATは,PR(1,2,2,2,1) MLチャネル及びラン長制限された17PP変調で処理される信号に適した解析を目
――――― [JIS X 6233 pdf 241] ―――――
236
X 6233 : 2017 (ISO/IEC 30193 : 2016)
的としている。
N.3.2 L-SEATの規定
W及びTを,それぞれ,ビタビ復号器の入力波形及びビタビ復号器出力から得た目標波形とする。検討
中のエッジの一つがWとTとの間にあると仮定する。復号したビット列から,検討中のエッジを1ビッ
ト右(左)にシフトして得られるビット列は,右(左)目標ビット列と呼ばれる。ここに,光スポットの
移動方向は右と規定する。右(左)目標ビット列は,ラン長制限を満たさなければならない。また,エッ
ジシフトエラーの場合,それらと復号したビット列との間のハミング距離は単一でなければならず,マー
ク又はスペースのシフトエラーの場合は2でなければならない。したがって,右又は左の片方の目標ビッ
ト列は,片方しかない場合の可能性がある。R及びLを,右又は左の目標ビット列から得られる目標波形
とする。
左及び右の等価エッジシフトは,次の式(N.1)及び式(N.2)による。
1 ED(L, W) ED(T, W)
xL 1 (N.1)
2 ED(T, L)
1 ED(R, W) ED(T, W)
xR 1 (N.2)
2 ED(T, R)
ここに, ED(A,B) : 波形A及びBの,二乗ユークリッド距離
検討中のエッジシフトは,拡張エッジシフトDと呼ばれる。Dは,左及び右のシフトビット列が両方存
在する場合,式(N.3)で規定する。左シフトビット列だけ存在する場合,式(N.4)で規定する。右シフトビッ
ト列だけ存在する場合,式(N.5)による。
xR xL
D (N.3)
2
D xL (N.4)
D xR (N.5)
光スポットの移動方向
マーク
エッジシフトの方向
図N.3−エッジシフトの符号の規定
マークエッジシフトの符号は,立上がり又は立下がりであっても,光スポットの移動方向と同じ方向の
場合は正と規定することに注意する(図N.3参照)。
Nを試験したエッジの総数,Dnをn番目のエッジの拡張エッジシフトとして,拡張エッジシフトの統計
平均Δを式(N.6)で規定する。このΔは,等価エッジシフトとみなすことができ,L-SEATエッジシフトと
呼ばれる。
――――― [JIS X 6233 pdf 242] ―――――
237
X 6233 : 2017 (ISO/IEC 30193 : 2016)
N
1
Δ Dn (N.6)
N n1
N.3.3 エッジ検出ビットパタン
L-SEATエッジシフトは,記録ストラテジの表に応じて得ることが望ましい。検出したL-SEATエッジシ
フトは識別され,記録ストラテジ表の場所に応じて分配される。これは,エッジを識別する識別ビット列
と呼ばれるビット列とのビットパタン整合によって行うことが望ましい。エッジ識別ビット列は,識別ビ
ット列と呼ばれる主部分と付加部分とで構成される。八つのエッジ識別ビット列を,図N.4に示すとおり
規定する。
ここに,検討中のエッジは,No.1No.6では右から数えて3番目のビットで,No.7及びNo.8は5番目
のビットである。
以降,“1”は,識別ビット列又はエッジ識別列の中でマークを示し,“0”はスペースを示す。
L-ターゲット R-ターゲット
番号 識別ビットアレイ i-MLSEパターン
XOR マスクビット XORマスクビット i-MLSE パターン
アレイ グループ番号 アレイ グループ番号
1 000111 14-2 14-1
001000 000100
2 111000 14-4 14-3
3 000110 14-2
001000 - -
4 111001 14-4
5 100111 14-3
- - 000100
6 011000 14-1
7 1110011000 12A-4 12A-3
0010100000 0000010100
8 0001100111 12A-2 12A-1
図N.4−識別ビット列及び相当するL/R目標XORマスクビット列
エッジは,ビタビ復号器出力から識別ビット列を探すことによって見つけることができる。図N.4に上
げた,各識別ビット列に相当する左(右)目標ビット列は,復号したビット列と左(右)目標XORマス
クビット列との間でビットごとのXORをとり,そしてXORマスクビット列の下線を引いた部分の5ビッ
ト又は7ビットを取り出すことによって得られる。その結果の左(右)目標ビット列は,図N.5に示す再
グループ化したi-MLSE評価パタンの主要部分として現れる。
i-MLSE評価パタンは,三つのグループに分類され,各グループは,共通ビットパタン及びエッジ(マ
ーク又はスペース)シフト方向に注目して四つに再グループ化できる。そこで,図N.5に示すとおり12
のグループに分類される。
ここに,XXは,“00”,“10”,又は“11”を表し,YYは,“00”,“01”又は“11”を表す。
――――― [JIS X 6233 pdf 243] ―――――
238
X 6233 : 2017 (ISO/IEC 30193 : 2016)
グループ番号 パターンA パターンB シフト タイプ
1 XX00011XX XX00111XX 左
前エッジ
2 XX00111XX XX00011XX 右
14
3 YY11100YY YY11000YY 左
後エッジ
4 YY11000YY YY11100YY 右
1 XX0001100YY XX0011000YY 左
2T-マーク
2 XX0011000YY XX0001100YY 右
12A
3 YY1110011XX YY1100111XX 左
2T-スペース
4 YY1100111XX YY1110011XX 右
1 XX000110011XX XX001100111XX 左 連続
2 XX001100111XX XX000110011XX 右 2T
12B
3 YY111001100YY YY110011000YY 左 連続
4 YY110011000YY YY111001100YY 右 2T
図N.5−再グループ化されたi-MLSE評価パタン
評価した,拡張エッジシフトの値は,記録ストラテジ表に応じて分類の必要があるため,識別したエッ
ジはエッジ識別ビット列を用いて更に分類することが望ましい。図N.6に,エッジ識別ビット列又は拡張
N−1記録ストラテジ用の記録パルス評価表の例を示す。図N.6中に上げた番号は,図N.4に上げた識別ビ
ット列の番号を参照している。識別ビット列番号の下に記載したビット列は,エッジに特有のエッジ識別
ビット列である。エッジ識別ビット列の下線部分は,識別ビット列を示している。
Ttop/ dTtop
記録マーク 2M
続きスペース 3M 4M 5M
2S 3S
前スペース
7 5 5 5
2S - 11100110001001110 10011110 10011111
3S
3 3 1 1 1
100011001 100011000 10001110 100011110 100011111
4S
3 3 1 1 1
1000011001100001100010000111010000111101000011111
5S
3 3 1 1 1
0000011001000001100000000111000000111100000011111
dTS TLP/ dTLP/ dTS
記録マーク 2M
記録マーク
続きスペース 3M 4M 5M
2S 3S 4S 5S
前スペース 続きスペース
6 6 6 4 4 4
2S - 10011000110011000011001100000
2S
0111001 01111001 11111001
3S
8 6 6 6 3S
2 2 2
000110011100011000100011000010001100000 01110001 011110001 111110001
4S
2 2 2
011100001 1111100001
0111100001
5S
2 2 2
011100000 1111100000
0111100000
図N.6−拡張N−1記録ストラテジの記録パルス評価
N.4 L-SEAT評価ブロックの実装一般
L-SEAT評価ブロックの例を図N.7に示す。識別ビット列検出器は,ビタビ復号器の出力の中の識別ビ
ット列を探す。識別ビット列は,識別ビット列検出器に内蔵することが望ましい。識別ビット列検出器が
識別ビット列の一つを見つけたら,図N.4に上げた相当するXORマスクビット列を用いた左又は右目標
――――― [JIS X 6233 pdf 244] ―――――
239
X 6233 : 2017 (ISO/IEC 30193 : 2016)
ビット列の生成をマスクビット列発生器に要求し,その結果として右及び左の目標波形が得られる。そし
て,ユークリッド差分計算器は適応形波形等化器の出力波形W及び復号ビット列によって得られる目標波
形T,左目標波形L及び右目標波形R,それぞれの間の二乗ユークリッド距離を評価する。そして,拡張
エッジシフトが,式(N.1)式(N.3)[又は式(N.4)若しくは式(N.5)]に従って評価される。
図N.7−L-SEAT評価ブロック実装の例
図N.4の,XORマスクビット列の下線部分は,XORマスクビット列及びその対応部分を用いて生成さ
れる波形間の二乗ユークリッド距離を得るための加算範囲を示している。計算に用いる波形の長さ及び範
囲は,識別ビット列のタイプ及び目標方向によって異なる。
図N.8に,ED評価の加算範囲の例を説明する。ここに,識別ビット列No.1“000111”は開始時間t=0
に存在し,その波形はTで示される。左及び右目標波形は,Tから生成されそれぞれ,L(破線)及びR
(一点鎖線)で示される。LがTと異なる区間はt=04で,一方,Rに対してはt=15である。xL及
びxRに対するED(T,W)の加算範囲は,それぞれ,ED(T,L)及びED(T,R)に合っていることが望ましい。
記録制御パラメタ表分類器は,図N.6に上げたエッジ識別ビット列を用いて得られた拡張エッジシフト
値を分類し,それを統計平均してその結果,L-SEATエッジシフト値が得られる。
6
4 T
2 L
0 R
-2
-4
-6
-1 0 1 2 3 4 5 6 7 8 9
tt
図N.8−ED(T,L)及びED(T,R)の加算範囲
――――― [JIS X 6233 pdf 245] ―――――
次のページ PDF 246
JIS X 6233:2017の引用国際規格 ISO 一覧
- ISO/IEC 30193:2016(IDT)
JIS X 6233:2017の国際規格 ICS 分類一覧
JIS X 6233:2017の関連規格と引用規格一覧
- 規格番号
- 規格名称
- JISC60068-2-2:2010
- 環境試験方法―電気・電子―第2-2部:高温(耐熱性)試験方法(試験記号:B)
- JISC60068-2-30:2011
- 環境試験方法―電気・電子―第2-30部:温湿度サイクル(12+12時間サイクル)試験方法(試験記号:Db)
- JISC6950-1:2016
- 情報技術機器―安全性―第1部:一般要求事項
- JISK7204:1999
- プラスチック―摩耗輪による摩耗試験方法
- JISX0201:1997
- 7ビット及び8ビットの情報交換用符号化文字集合